近日，鄭州大學材料科學與工程學院孫晴晴博士、劉旭影教授等聯合日本物質材料研究所三成剛生研究員和中科院蘇州納米所趙建文研究員聯合提出了一種疊層印刷高性能電子器件新策略。該成果以全文形式發表在高水平學術期刊Small Methods，鄭州大學為第一完成單位。

面向三維集成電路的多層器件可以縮小芯片尺寸至微納尺度，并有效提升器件性能和功能性，以及顯著提高芯片封裝密度。目前，在半導體工業中，光刻作為一種減法制備技術，制程中需要大量的光刻膠和化學試劑，易造成環境污染，且流程復雜，并需要超過120°C的高溫退火，容易造成有機材料結構損傷，降低工藝精度和器件性能。印刷法屬于增材工藝，可用于制備柔性大面積和低成本功能電子器件。另外，印刷工藝可以在大氣室溫環境下操作，避免熱處理造成的柔性基板和活性材料的破壞，從而更利于實現卷對卷生產低成本的生物傳感器、太陽能電池和電子電路等。然而，在疊層印刷過程中，活性成份油墨的兼容性和匹配性仍存在諸多難題，如相互侵蝕、低親和性、低附著力和高接觸電阻等，從而限制了印刷技術在集成電子器件制造中的應用。因此，開發新型電子油墨并解決以上難題將有助于實現印刷電子器件的高集成度、高性能和高可靠性。

該研究表明，將低溫催化溶液法處理的二氧化硅 (LCSS) 薄膜作為介電材料，金納米顆粒 (AuNPs) 作為導電油墨，通過疊層印刷制備出了高分辨3D線路，可以實現了低于1 μs高速響應的瞬態電壓。另外，以LCSS為介電層，單壁碳納米管（sc-SWCNT）作為有源層的薄膜晶體管（TFT），展現出了良好的電學特性（平均場效應遷移率70 cm2 V-1 S-1、低工作電壓1 V和高開關比107等）、100%的高產率以及良好的偏壓穩定性和力學穩定性。因此，這種疊層印刷技術提供了一個通用、穩定和高效的思路，可用于解決復雜 3D 集成電路和器件圖案化的挑戰性問題。

該課題受到國家自然科學基金、國家高層次人才計劃、國家國際合作計劃等項目的支持。

全文鏈接：https://doi.org/10.1002/smtd.202100263